PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001244264 A

(43) Date of publication of application: 07.09.01

(51) Int. CI

H01L 21/316 C23C 16/40 H01L 21/768

(21) Application number: 2000393459

(22) Date of filing: 25.12.00

(30) Priority: 24.12.99 KR 1999 9961786

(71) Applicant:

HYNIX SEMICONDUCTOR INC

(72) Inventor:

KIM SUN OO


(54) FORMATION METHOD FOR INTERLAYER INSULATING FILM OF SEMICONDUCTOR ELEMENT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a method in which an insulating film having a superior gap characteristic is formed by using the intermediate product of gasified TEOS and of hydrogen peroxide and by using the active fluidity of a condensation reaction product.

SOLUTION: The formation method comprises a first step in which a semiconductor substrate 210 and an active matrix composed of an interconnection 220 formed on the semiconductor substrate are mounted inside a reactor 310. The method comprises a second step in which a silicon source substance and the hydrogen peroxide (H2O2) are jetted in a gaseous state onto the active matrix. The method comprises a third step in which the interlayer insulating film 230 is formed on the active matrix by the condensation reaction of the silicon source substance with the hydrogen peroxide.

COPYRIGHT: (C)2001, JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-244264 (P2001-244264A)

(43)公開日 平成13年9月7日(2001.9.7)

(51) Int.Cl. ⁷	•	識別記号	F I	テーマコード(参考)
H01L	21/316		H 0 1 L 21/316	X
C 2 3 C	16/40		C 2 3 C 16/40	
H01L	21/768	•	H 0 1 L 21/90	K


		未請求 請求項の数7 OL (全 6 頁)
願2000-393459(P2000-393459)	(71)出顧人	591024111
		株式会社ハイニックスセミコンダクター
成12年12月25日(2000.12.25)		大韓民国京畿道利川市夫針邑牙美里山136
		-1
999/P61786	(72)発明者	金 善 佑
成11年12月24日(1999.12.24)		大韓民国 京畿道 利川市 夫針呂 牙美
国 (KR)		里 山 136-1
	(74)代理人	100093399
		弁理士 瀬谷 徹 (外1名)
,	成12年12月25日 (2000. 12.25) 9 9 9 / P 6 1 7 8 6 成11年12月24日 (1999. 12.24)	成12年12月25日(2000. 12. 25) 9 9 9 / P 6 1 7 8 6 (72)発明者 成11年12月24日(1999. 12. 24) 国 (KR)

(54) 【発明の名称】 半導体素子の層間絶縁膜形成方法

(57)【要約】

【課題】 気化されたTEOSと過酸化水素との中間生成物及び縮合反応結果物の活発な流動性を利用して、優れたギャップ特性を有する層間絶縁膜を形成する方法を提供する。

【解決手段】 半導体基板210及び前記半導体基板上に形成された配線220からなる活性マトリックスを反応器内310に装着する第1ステップと、前記活性マトリックス上に気体状態でシリコンソース物質と過酸化水素(H2O2)とを噴射する第2ステップと、前記シリコンソース物質と過酸化水素との縮合反応により前記活性マトリックス上に層間絶縁膜230を形成する第3ステップとを含んでなる。



【特許請求の範囲】

【請求項1】 半導体基板及び前記半導体基板上に形成 された配線からなる活性マトリックスを反応器内に装着 する第1ステップと、

前記活性マトリックス上に気体状態でシリコンソース物質と過酸化水素(H2O2)とを噴射する第2ステップと

前記シリコンソース物質と過酸化水素との縮合反応により前記活性マトリックス上に層間絶縁膜を形成する第3 ステップとを含んでなることを特徴とする半導体素子の 層間絶縁膜形成方法。

【請求項2】 前記シリコンソース物質は、TEOS (tetra-ethyl-ortho-silicate)であることを特徴とする請求項1に記載の半導体素子の層間絶縁膜形成方法。

【請求項3】 前記シリコンソース物質は、変形TEO Sであることを特徴とする請求項1に記載の半導体素子 の層間絶縁膜形成方法。

【請求項4】 前記ソース物質と過酸化水素とが流量調節器に供給される時、不活性気体も同時に供給されることを特徴とする請求項1に記載の半導体素子の層間絶縁膜形成方法。

【請求項5】 前記ソース物質と過酸化水素とが前記反応器内に供給される時、不活性気体も同時に供給されることを特徴とする請求項1に記載の半導体素子の層間絶縁膜形成方法。

【請求項6】 前記層間絶縁膜は、前記TEOS及び前 記過酸化水素にホウ素(B)、リン(P)、またはホウ 素とリンの混合物を添加して形成されることを特徴とす る請求項1に記載の層間絶縁膜形成方法。

【請求項7】 前記反応器内の温度は、約-20℃から600℃までであり、圧力は、約1 Torrから2 Torrであることを特徴とする請求項1に記載の層間絶縁膜形成方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、半導体素子の製造 方法に関し、特に、高集積半導体素子の下部配線パター ン間の絶縁特性及びギャップ埋め込み特性を向上するこ とのできる半導体素子の層間絶縁膜形成方法に関する。

[0002]

【従来の技術】周知のように、半導体素子は、微細化を通じて高集積化されているが、依然としてメモリセルの面積を減らす必要性がある。そのために、トレンチ(trench)、またはスタック(stack)構造のキャパシタのような3次元構造に配列して、セル面積を減らす方法が提案されている。

【0003】しかし、このような3次元構造のキャパシ タでは、セル領域と周辺領域との間の段差が大きくなっ て高集積化された3次元構造は、ギャップ埋め込み特性 を低下させ層間絶縁膜のような膜を形成する時、段差被 覆特性を低下させることとなる。従って、層間絶縁膜の 蒸着時、ギャップ特性及び段差被覆特性の低下によって 蒸着後内部にはボイド (void) が形成されることと なる。

【0004】図1乃至5は、従来の層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。 従来の半導体メモリ素子の製造は、まず所定の工程が進行されて下部構造が形成されたシリコン基板110の準備から始まる。次いで、導電膜を半導体基板110上に形成し、第1の所定の形態にパターンニングして配線120を形成する。その後、層間絶縁膜130を図1に示したように配線120の高さより高く全体表面上に形成する。ここで、配線120間の距離が狭くて配線の高さは高いため、縦横比(aspect ratio)は増加する。従って、層間絶縁膜130の蒸着時、ギャップ特性が悪くなるため、層間絶縁膜内にボイドが形成されることとなる。

【0005】以下、層間絶縁膜130を形成する従来の方法をさらに詳細に説明する。まず、 $TEOSEO_3$ 、 O_2 、または N_2O のような活性酸素と反応させ、ホウ素(B)、リン(P)などのような不純物を含ませて蒸着した後、800 C以上の高温で熱処理して配線パターン間を緻密化させる方法により形成する。

【0006】次のステップで、層間絶縁膜130の上部面を化学機械的研磨(CMP)工程により平坦化する。この場合、層間絶縁膜130の平坦化された上部面は、配線120の高さより高くする。次いで、フォトレジスト膜140を層間絶縁膜130の平坦化された上部面に形成する(図2)。

【0007】次いで、図3に示したように、フォトレジスト膜140を第2の所定の形態にパターンニングして、フォトレジストパターン140Aを形成する。

【0008】次いで、図5に示したように、層間絶縁膜130を第2の所定の形態にパターンニングして、コンタク孔135を形成する。ここで、層間絶縁膜130をエッチングして形成する時、ポリマーがボイド115に残留するため、ボイド115内のポリマーはエッチング防止膜として作用することとなり、結局ボイド115と半導体基板110との間に残留酸化物125が残ることとなる。

【0009】最後のステップで、フォトレジストパターン140Aを除去して、製造工程が完成する。この時、 残留酸化物125が残ることとなる。

【0010】上記のように、従来の層間絶縁膜形成方法においては、層間絶縁膜を形成する時、ボイドが形成され、これは、エッチング工程後に酸化物を残留させる。このような残留酸化物は、素子の不良を引き起こす。また、膜質を緻密化するためのアニール(annealing)工程が800℃の高温で実施されるため、金属ー

シリコン合金、シリサイド(silicide)、また は金属窒化物及び金属物質などがアニール工程時劣化さ れることとなる。

【0011】このような問題を解決するため、SiH₄と過酸化水素とを利用して層間絶縁膜を形成するもう一つの方法が提示されたが、この方法では、0℃に近い低温蒸着による工程の再現性、及び後続熱処理工程の追加による工程集積度、及び蒸着膜の不安定性等の要因によって、クラック(crack)が発生する等、素子の安定性が欠如するという問題点がある。

[0012]

【発明が解決しようとする課題】そこで、本発明は上記 従来の半導体素子の層間絶縁膜形成方法における問題点 に鑑みてなされたものであって、気化されたTEOSと 過酸化水素とを反応させて、これらの中間反応物質及び 縮合反応によって配線パターン間のギャップ埋め込み特 性を向上させることのできる半導体素子の層間絶縁膜形 成方法を提供することにその目的がある。

[0013]

【発明を解決するための手段】上記のような目的を達成するためになされた本発明による半導体素子の層間絶縁膜形成方法は、半導体基板及び前記半導体基板上に形成された配線からなる活性マトリックスを反応器内に装着する第1ステップと、前記活性マトリックス上に気体状態でシリコンソース物質と過酸化水素(H2O2)とを噴射する第2ステップと、前記シリコンソース物質と過酸化水素との縮合反応により前記活性マトリックス上に層間絶縁膜を形成する第3ステップとを含んでなることを特徴とする。

[0014]

【発明の実施例】次に、本発明にかかる半導体素子の層間絶縁膜形成方法の実施の形態の具体例を図面を参照しながら説明する。

【0015】図6乃至図10は、本発明の実施例による 層間絶縁膜を含んだ半導体素子の製造方法を説明するた めの断面図である。

【0016】半導体メモリ素子の製造は、まず、図6、に示したように所定の工程が実行されて下部構造が形成されたシリコン基板210の準備から始まる。次いで、導電膜を半導体基板210上に形成し、第1の所定の形態にパターンニングして配線220を形成する。次いで、TEOS及び過酸化水素を用いて層間絶縁膜230を図7に示したように配線220の高さより高く全体表面上に形成する。

【0017】以下、層間絶縁膜230を形成する方法をさらに詳細に説明する。図11は、層間絶縁膜230を形成するための装置の概略図である。まず、ウェーハ312を反応器のサセプター(susceptor)314に装着し、サセプター314には必要に応じて反応器310内部を加熱及び冷却させて蒸着温度を変化させる

ことができるようにした温度調節装置316が付着されている。温度調節装置316による反応器内の温度調節範囲は、-20℃から600℃までであり、圧力は、1乃至2Torrの範囲である。TEOSと過酸化水素とは、各々独立した管を介して気化されて反応器310内部に導入される。

【0018】すなわち、ガス流量調節装置320、324を介して気化されて供給されるTEOS及び過酸化水素は、反応器のガス噴射口318で混合されて噴射される。TEOS及び過酸化水素は、超音波噴霧、真空状態における気化、または低圧雰囲気への注入などの方法により、反応器310に液化されない状態で導入されることとなる。TEOSと過酸化水素とを各々ガス流量調節装置320、324に供給する時には、液相伝達のために伝達ガス供給部322、326を介してAr、He、Neなどの不活性気体を供給する。また、気化されたTEOS及び過酸化水素を反応器内に供給する時には、反応器310の内部の均一度を向上させるため、補助ガス供給部328を介してAr、He、Neなどの不活性気体を供給する。

【0019】図7は、蒸着工程がある程度進行した後の 状態を示す断面図として、ここで、層間絶縁膜220は ボイドなしに形成されることが分かる。以後、図11の 噴射口318を介して反応器310に供給された気体状 態のTEOSと過酸化水素とがウェーハ表面で反応する こととなる。前記反応によりTEOSの化学構造、すな わち(C₂H₅OH)-Si-(OH₅C₂)は、過酸 化水素から脱離された活性酸素によって(C2H5O H) -Si-Oに変わることとなる。特に、前記反応に よって形成された中間物質であるSi-O結合、または Si-OH結合は、縮合反応により-O-Si-O-結 合を形成することとなる。前記縮合反応により形成され る反応副産物であるH2Oは、TEOS及び過酸化水素 の激烈な反応を抑制する役割をし、(C₂H₅OH)-Si-O, tct (C_2H_5OH) -Si-OHOな反応中間物質240は、活発な流動性により配線22 0間の深いギャップをボイドの発生なしに完全に埋め込 む役割をすることとなる。

【0020】次いで、図8に示したように、層間絶縁膜230の上部面を化学機械的研磨工程により平坦化する。この時、層間絶縁膜230の平坦化された上部面は、配線220の高さより高くする。

【0021】次いで、図9に示したように、フォトレジスト膜を層間絶縁膜230の平坦化された上部面上に形成し、第2の所定の形態にパターンニングしてフォトレジストパターン250を形成する。

【0022】次いで、フォトレジストパターン250をマスクとして用いて、層間絶縁膜230を第2の所定の形態にパターンニングしてコンタク孔260を形成する。ここで、層間絶縁膜230をエッチングする時、従

来の方法とは異なってエッチングを妨害するものが何もないことが分かる。最後に、フォトレジストパターン250を除去して、図10に示したように全ての製造工程を完成する。

【0023】本発明では、TEOS及び過酸化水素を層間絶縁膜の形成時用いた。しかし、TEOSと過酸化水素の以外に、ホウ素(B)、リン(P)、またはホウ素とリンの混合物などの不純物を添加して形成することもできる。すなわち、TEB(TriEthyl Borate:(B(OC $_2$ H $_5$) $_3$)、TMB(TriMethyl Borate:(B(OCH $_3$) $_3$)、またはTEBとTMBとを各々ホウ素、リン(P)、ホウ素とリンの混合物とのドーパントとして用いてBSG

(Boro Silicate Glass)、PSG (Phospho Silicate Glass)、またはBPSG (Boro Phospho Silicate Glass) のような層間絶縁膜を形成することもできる。

【0024】また、TEOSの代わりに4個の C_2H_5 OHのいずれかが CH_3 、またはF等で置換された変形TEOSを用いることができる。このような変形TEOSを用いる場合には、層間絶縁膜には CH_3 がドーピングされたオイル低誘電シリコン酸化膜(SiO_x (CH_3) $_y$)、または、Fがドーピングされた低誘電シリコン酸化膜(SiO_xF_y)が形成されることとなる。


【0025】さらに、従来の技術と比較すれば、本発明は、優れたギャップ埋め込み特性を有する層間絶縁膜の形成方法を提供し、かつ800℃以上の後続熱処理の工程を実施する必要なしにその以下の温度で層間絶縁膜を形成することができる。

【0026】尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。

[0027]

【発明の効果】上記のようになされた本発明は、気化されたTEOSと過酸化水素との中間生成物及び縮合反応結果物の活発な流動性を利用して層間絶縁膜を形成することによって、高集積化工程における素子の動作速度を向上させることができ、高集積回路製作技術を向上させることができる。

[図6]



【0028】また、高段差によるギャップ埋め込み特性を改善することができるため、低抵抗のワードライン及びビットラインを製造することができる。

【図面の簡単な説明】

【図1】従来の層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。

【図2】従来の層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。

【図3】従来の層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。

【図4】従来の層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。

【図5】従来の層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。

【図6】本発明の実施例による層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。

【図7】本発明の実施例による層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。

【図8】本発明の実施例による層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。

【図9】本発明の実施例による層間絶縁膜を含んだ半導体素子の製造方法を説明するための断面図である。


【図10】本発明の実施例による層間絶縁膜を含んだ半 導体素子の製造方法を説明するための断面図である。


【図11】本発明にかかる層間絶縁膜を形成するための 装置の概略図である。


【符号の説明】


	–		
210	긕	半導体基板	
220	A	2線	
230	盾	習間絶縁膜	
240	反応中間物質		
250	フォトレジストパターン		
3 1 0	反応器		
3 1 2	ウェーハ		
3 1 4	サセプター		
3 1 6	温度調節装置		
318	噴射口		
320,	3 2 4	ガス流量調節器	
322,	3 2 6	ガス供給部	
328	補助ガス供給部		

【図8】











【図7】



【図10】



【図11】

